Circuiti con diodo - seconda parte (10)

-

 Si illustrano altri circuiti con il diodo: rilevatore di massimo (OR), rilevatore di minimo (AND), raddrizzatore a doppia semionda

Rilevatore di massimo (OR)

Il circuito rileva, in regime di segnali analogici, quello di ampiezza maggiore tra i due. In un sistema digitale, si comporta come una porta logica OR:
  • Se D1 OFF e D2 OFF, entrambi i diodi sono spenti e non scorre corrente sul resistore I = ID1+ID2 = 0 poiché ID1 = ID2 = 0 e necessariamente Vu = RI = 0;
  • Se D1 ON e D2 OFF, allora VD1 = Vγ e la corrente ID1 è positiva, (Vi1 -Vγ)/R. Il diodo D2 è spento, dunque ID2 = 0 e la tensione in uscita vale Vu = Vi1 -Vγ;
  • Se D1 OFF e D2 ON, si verifica la medesima situazione del caso precedente, con la differenza che la corrente sul diodo D2 vale (Vi2 -Vγ)/R e l'uscita vale Vu = Vi1 -Vγ;
  • Se D1 ON e D2 ON, VD1 = VD2 = Vγ e viene effettuato il confronto: Se Vi1 > Vi2 allora la tensione vista in uscita è quella dell'ingresso 1. Viceversa, se Vi1 < Vi2 allora in uscita si ottiene la tensione sull'ingresso 2.
Figura 1: circuito rilevatore di massimo.

Regime digitale: la tensione sugli ingressi può variare tra un valore basso, circa zero (VL = 0) e un valore alto, solitamente VH = 3.3 V o VH = 5 V. Come si osserva dalla figura 2, non appena uno dei due ingressi passa alto (oppure entrambi), l'uscita diventa anch'essa alta, funzionando esattamente come una porta logica OR. Il difetto, tuttavia, si intravede nell'uscita: il valore di tensione che si ottiene è il valore dell'ingresso, ridotto della tensione sul diodo, come dimostrato nella precedente analisi.

Figura 2: andamento nel tempo di ingressi (Vi1 in verde e Vi2 in blu, plot inferiore) e dell'uscita (Vu in rosso, plot superiore).


Regime analogico: con una semplice analisi della tensione in uscita con la variazione della tensione di ingresso, si osserva quanto definito prima, ossia l'uscita riproduce la maggiore delle tensioni in ingresso, ridotta della tensione sul diodo.
Figura 3: DC sweep con un ingresso Vi1 costante (verde) e Vi2 variabile linearmente (blu). L'uscita mostra il valore più alto dei due (rosso, plot superiore).


Rilevatore di minimo (AND)

Il circuito, per un corretto funzionamento, richiede alimentazione esterna. Come da titolo, il circuito porta in uscita il segnale in ingresso con la tensione minore. In un sistema digitale, può comportarsi come una porta AND. Lo schema circuitale è rappresentato in figura 4. 
Figura 4: circuito rilevatore di minimo

  • Se D1 OFF e D2 OFF, non circola corrente nei diodi (sono polarizzati inversamente) I = ID1 = ID2 = 0. La tensione sull'uscita è pari a quella del generatore Vu=VDD;
  • Se D1 ON e D2 OFF, ID2 = 0 e I = ID1 = (VDD-Vγ)/R . La tensione in uscita vale Vu = Vi1 + Vγ;
  • Se D1 OFF e D2 ON, medesimo discorso del caso precedente. ID1 = 0 e I = ID2 = (VDD-Vγ)/R e la tensione in uscita vale Vu = Vi2 + Vγ;
  • Se D1 ON e D2 ON, la corrente è la somma delle correnti su entrambi i diodi. L'uscita vale Vu = Vi1 + Vγ = Vi2 + Vγ.
Regime digitale: il circuito rilevatore di minimo funziona come circuito logico, realizzante in questo caso la porta AND. Gli ingressi Vi1 e Vi2 possono assumere entrambi il valore basso VL o il valore alto VH. L'uscita assume il valore alto solo nel caso in cui entrambi gli ingressi siano alti. L'andamento è mostrato nel grafico in figura 5.
Figura 5: grafico temporale della simulazione rilevatore di minimo come porta AND. Ingressi Vi1 in blu e Vi2 in verde, plot superiore; uscita Vu in rosso, plot inferiore.

Quando entrambi gli ingressi sono al valore di tensione alto, infatti, i diodi sono polarizzati inversamente e l'uscita, come visto nella precedente analisi, assume il valore di alimentazione VDD. Il valore basso in uscita, tuttavia, è pari alla Vγ.

Regime analogico: tenendo il segnale in ingresso Vi1 costante e il secondo segnale Vi2 crescente linearmente, si osserva la risposta dell'uscita Vu alla variazione dell'ingresso, come mostrato in figura 6:
Figura 6: DC sweep dell'ingresso Vi2 (verde) a segnale Vi1 (blu) costante. Si osserva la variazione dell'uscita.

L'uscita mostra quale tra i segnali in ingresso abbia il valore di tensione inferiore, aumentando il valore con la caduta di potenziale ai capi del diodo.
 

Raddrizzatore a doppia semionda

Uno dei circuiti più utilizzati nelle applicazioni domestiche e industriali è il raddrizzatore a doppia semionda. Il principio di funzionamento è il medesimo del raddrizzatore a singola semionda, ma in questo caso raddrizza anche la semionda negativa della tensione in ingresso.
Figura 7: circuito raddrizzatore a doppia semionda.

Sia I la corrente che scorre sulla resistenza di carico R:
  • D1 ON significa che VD1 = Vγ e la corrente ID1 > 0. Se ID4 ≥ 0 e, dalla legge di Kirchhoff al nodo A, I =  ID1 + ID4 > 0, allora l'uscita è positiva e vale Vu=RI. Dalla legge alla maglia VD1 + VD2 + Vu = 0  risulta che  VD2 = -(Vu +VD1) è negativa, quindi D2 OFF e ID2 = 0. La legge di Kirchhoff al nodo B I = ID3 + ID2 -> I = ID3. L'uscita Vu è positiva e quindi risulta D3 ON e VD3 = Vγ. La legge alla maglia VD4 + VD3 + Vu = 0 da cui VD4 = -(VD2 + Vu) < 0 conferma che D4 OFF;
    La configurazione D1, D3 ON e D2, D4 OFF porta alla conclusione Vu = Vi - 2V    γ, a patto che Vi > 2Vγ;

  • D2 ON significa che VD2 = Vγ e la corrente ID2 > 0. Se  ID3 ≥ 0 e, dalla legge di Kirchhoff al nodo B, I =  ID3 + ID2 > 0, allora l'uscita è positiva e risulta Vu=RI. Dalla legge alla maglia VD1 + VD2 + Vu = 0  risulta che  VD1 = -(Vu +VD2) è negativa, quindi D1 OFF e ID1 = 0. Al nodo A, vale I =  ID1 + ID4  ma quindi I = ID4 >0, dunque D4 ON e VD4 = Vγ. La legge alla maglia VD4 + VD3 + Vu = 0 da cui VD3 = -(VD4 + Vu) < 0 conferma che D3 OFF.
    La configurazione D1, D3 OFF e D2, D4 ON porta alla conclusione     Vu = -Vi - 2Vγ a patto che Vi < -2Vγ;

  • Nel caso ogni diodo sia spento, si ha che Vu = 0 e ciò accade per -2Vγ < Vi < 2Vγ.
L'andamento della caratteristica tensione in uscita - tensione in ingresso è mostrato nel grafico in figura 8. 
Figura 8: caratteristica Vu(Vi) del raddrizzatore a doppia semionda. Vu in blu e Vi in verde.

Simulando il circuito nel tempo con un generatore di tensione in ingresso sinusoidale, quello che si ottiene in uscita è il grafico di un'onda che assume solo valori positivi. Il grafico è mostrato in figura 9:
figura 9: simulazione temporale del raddrizzatore a doppia semionda. Tensione Vi in verde e Vu in blu.

Come definito nella caratteristica Vu(Vi), si osservano gli effetti del raddrizzatore sulla tensione: l'ampiezza della tensione in uscita è ridotta di 2Vγ, la tensione ai capi della coppia di diodi da attraversare; inoltre, l'onda in ingresso viene riflessa nell'uscita non appena la tensione supera la soglia della coppia di diodi, 2Vγ.




Commenti

Posta un commento

Post popolari in questo blog

Conversione analogico - digitale (ADC) e digitale - analogico (DAC) con amplificatori operazionali

-
Immagine
Convertitore Analogico - Digitale (ADC)  La conversione di un segnale da analogico a digitale (figura 1) può essere effettuata con diverse tipologie di architettura, intesa come sistema di interconnessioni tra componenti elettrici. Figura 1: schema ADC. Si supponga di avere un sensore che capti una grandezza fisica e la mandi in uscita come segnale di tensione . L'intervallo di valori di tensione che può assumere è limitato e il massimo valore si definisce fondo-scala . Il numero di bit con cui si vuole rappresentare in digitale un segnale analogico è definita risoluzion e. Conversione con risoluzione 1 bit Il caso più semplice di conversione da analogico a digitale è il convertitore a un bit di risoluzione. Il segnale analogico in ingresso può assumere qualsiasi valore tra zero e il valore di tensione di fondo-scala . Su un grafico tensione-tensione, è una semplice retta. Il margine di riferimento si ottiene dividendo a metà il valore di fondo-scala. Si effettua una quantizzazione...
Continua a leggere

Tempo di propagazione nella logica pass-transistor - legge di Elmore (39)

-
Immagine
 La logica a pass-transistor consente di realizzare porte logiche con un numero ridotto di transistori MOS. Come è stato visto per una catena di porte logiche in CMOS , si analizza ora il tempo necessario che un segnale impiega ad attraversare una catena di pass-transistors (figura 1), con le dovute approssimazioni. Figura 1: catena di pass-transistors.   Per effettuare l'analisi, in ingresso viene mandato un segnale a gradino che all'istante t = 0 passa istantaneamente da 0 a V DD . Dalla definizione di pass-transistor , l'uscita passa dal valore basso al valore alto in un dato intervallo di tempo, come mostrato nei grafici in figura 2. Figura 2: andamento della tensione d'ingresso e di uscita in una catena di pass-transistors. Il segnale alto all'ingresso e ai capi del gate di ogni transistore comporta che tra drain e source scorre una corrente che dipende dalla tensione V DS non linearmente.  Nel calcolo del tempo di propagazione, tuttavia, si farà uso di una ...
Continua a leggere

Modello di Ebers & Moll delle correnti nel BJT - Guadagni di corrente (15)

-
Immagine
 Il flusso delle correnti in un transistore bipolare a giunzione, che si tratti di un npn o pnp, è descritto dal modello di Ebers & Moll. Per il calcolo delle correnti, è necessario il modello a coppia di diodi, come mostrato in figura 1. Figura 1: circuito equivalente per bjt npn. Nel modello è stato inserito un generatore di corrente pilotato in tensione I t che rappresenta la corrente di effetto transistore. In questo contesto, i diodi sono regolati dalla legge esponenziale che lega la corrente sche scorre al loro interno con le tensioni applicate: Osservando i versi delle correnti e la legge al nodo, I E = I B + I C , si ottengono le espressioni delle correnti in funzione delle tensioni: Le tre funzioni appena ottenute sono le equazioni del modello di Ebers & Moll.   Nella realtà, solo due di queste sono di interesse: IB e IC. Essendo funzioni in due variabili, si sceglie di trattare, al fine di semplificare i calcoli, una delle due variabili come costante. I B...
Continua a leggere