Funzioni logiche con i pass-transistor (38)

-


 La logica a pass-transistor può essere impiegata nella creazione di porte logiche con un grande vantaggio: l'area occupata è notevolmente inferiore rispetto a una porta logica realizzata in CMOS. La rete di pass-transistors è la realizzazione di una rete di interruttori controllati da un numero definito di segnali.

Si consideri la porta AND: dalla tabella della verità, è noto che l'uscita di questa porta è al valore alto solo se tutti gli ingresso sono al valore alto. Con due ingressi, la tabella ottenuta è:

è possibile affermare che:

  • quando il segnale VA è basso, anche l'uscita è bassa;
  • quando il segnale VA è alto, l'uscita è pari a VB.
Lo sviluppo di un circuito con pass-transistor avviene in questo modo: possiamo considerare VA non solo come segnale di ingresso, ma anche come segnale di controllo. Dal primo punto, quando VA è basso, il segnale viene portato in uscita tale: si userà un pMOS, che funziona da interruttore normalmente chiuso, per connettere il segnale A all'uscita.
Dal secondo punto, quando VA è alto, viene portato in uscita il segnale VB: si usa un nMOS per connettere il segnale B all'uscita. Infatti, quando VA va alto, il pMOS si spegne e l'nMOS si accende, portando in uscita il segnale VB. Il circuito è mostrato in figura 1:
Figura 1: porta AND in logica pass-transistor.

La porta OR: la tabella della verità che rappresenta la porta OR mostra che l'uscita va alta solo quando almeno uno degli ingressi è alto:
Dalla tabella stessa si ottiene che:
  • quando il segnale VA è basso, allora l'uscita è identica al segnale VB;
  • quando il segnale VA è alto, l'uscita è identica all'ingresso VA stesso.
Lo schema circuitale con pass-transistors della porta OR è realizzato così: tenendo sempre VA come segnale di controllo, quando è basso consente che in uscita vada solo il segnale VB. Questo significa che un pMOS connette lo stesso VB all'uscita. 
Viceversa, quando il segnale VA è alto, in uscita viene portato lo stesso segnale VA. Un nMOS connette in uscita il segnale VA. Il circuito è mostrato in figura 2:
Figura 2: porta OR in logica pass-transistor.

Il vantaggio è notevole: realizzare una porta AND o una OR richiede soltanto due transistori, un pMOS e un nMOS. Realizzare le stesse porte logiche in tecnologia CMOS avrebbe richiesto 4 transistori MOS, due pMOS per il pull-up e due nMOS per il pull-down.


La logica dei pass-transistors quali interruttori controllati consente anche una semplice realizzazione di un multiplexer a due ingressi. Il dispositivo è un semplice circuito logico che, presi in ingresso due segnali, manda in uscita il valore di uno dei due a seconda dello stato logico del segnale di controllo, secondo la legge
il simbolo circuitale logico del multiplexer è mostrato in figura 3:
Figura 3: multiplexer.

Realizzare il circuito con i pass-transistors è fattibile in questo modo: il segnale di controllo S sarà collegato ai gate. Quando il segnale di controllo è al valore basso, in uscita viene riportato il segnale A. Da ciò, un pMOS collega il segnale A all'uscita Y. Viceversa, quando il segnale di controllo va alto, all'uscita viene riportato il segnale B. Un nMOS collega il segnale B all'uscita Y.  Il circuito è mostrato in figura 5:
Figura 5: Multiplexer con pass-transistors.



Una peculiarità, inoltre, è quella per cui la realizzazione di porte logiche con pass-transistor è mista alla logica CMOS: infatti, alcune porte in pass-transistor richiedono "pezzi" che non possono essere realizzati con la stessa logica, ad esempio il semplice invertitore, dunque è necessario importare elementi in CMOS.
Si consideri la porta XOR a due ingressi: l'uscita va alta solo quando uno dei due ingressi è al valore alto. La legge che regola questa porta è la seguente:

Si sceglie A come segnale di controllo, collegato ai gate. Quando il segnale A è basso, viene portato in uscita il segnale B. Si utilizza un pMOS per collegare B all'uscita. Viceversa, quando il segnale A va alto, in uscita viene portato il segnale negato di B. Si utilizza un nMOS per collegare il negato di B all'uscita. All'ingresso dell'nMOS viene inserito un classico invertitore CMOS. Il circuito è rappresentato in figura 6:
Figura 6: Porta XOR in pass-transistors.

Quest'ultima porta realizzata richiede due pass-transistors più due MOS dell'invertitore CMOS. Inoltre, è presente anche l'alimentazione, necessaria sempre all'invertitore CMOS. 
Realizzare la stessa porta XOR con la logica CMOS avrebbe richiesto 16 transistori MOS. 
Sono necessari 3 NAND e 2 NOT. Se una porta NAND richiede 4 transistori e una porta NOT ne richiede 3, in totale viene 16.

Con questo calcolo, si conferma il vantaggio della logica a pass-transistor nella piccola occupazione d'area.

Commenti

Posta un commento

Post popolari in questo blog

Conversione analogico - digitale (ADC) e digitale - analogico (DAC) con amplificatori operazionali

-
Immagine
Convertitore Analogico - Digitale (ADC)  La conversione di un segnale da analogico a digitale (figura 1) può essere effettuata con diverse tipologie di architettura, intesa come sistema di interconnessioni tra componenti elettrici. Figura 1: schema ADC. Si supponga di avere un sensore che capti una grandezza fisica e la mandi in uscita come segnale di tensione . L'intervallo di valori di tensione che può assumere è limitato e il massimo valore si definisce fondo-scala . Il numero di bit con cui si vuole rappresentare in digitale un segnale analogico è definita risoluzion e. Conversione con risoluzione 1 bit Il caso più semplice di conversione da analogico a digitale è il convertitore a un bit di risoluzione. Il segnale analogico in ingresso può assumere qualsiasi valore tra zero e il valore di tensione di fondo-scala . Su un grafico tensione-tensione, è una semplice retta. Il margine di riferimento si ottiene dividendo a metà il valore di fondo-scala. Si effettua una quantizzazione...
Continua a leggere

Tempo di propagazione nella logica pass-transistor - legge di Elmore (39)

-
Immagine
 La logica a pass-transistor consente di realizzare porte logiche con un numero ridotto di transistori MOS. Come è stato visto per una catena di porte logiche in CMOS , si analizza ora il tempo necessario che un segnale impiega ad attraversare una catena di pass-transistors (figura 1), con le dovute approssimazioni. Figura 1: catena di pass-transistors.   Per effettuare l'analisi, in ingresso viene mandato un segnale a gradino che all'istante t = 0 passa istantaneamente da 0 a V DD . Dalla definizione di pass-transistor , l'uscita passa dal valore basso al valore alto in un dato intervallo di tempo, come mostrato nei grafici in figura 2. Figura 2: andamento della tensione d'ingresso e di uscita in una catena di pass-transistors. Il segnale alto all'ingresso e ai capi del gate di ogni transistore comporta che tra drain e source scorre una corrente che dipende dalla tensione V DS non linearmente.  Nel calcolo del tempo di propagazione, tuttavia, si farà uso di una ...
Continua a leggere

Modello di Ebers & Moll delle correnti nel BJT - Guadagni di corrente (15)

-
Immagine
 Il flusso delle correnti in un transistore bipolare a giunzione, che si tratti di un npn o pnp, è descritto dal modello di Ebers & Moll. Per il calcolo delle correnti, è necessario il modello a coppia di diodi, come mostrato in figura 1. Figura 1: circuito equivalente per bjt npn. Nel modello è stato inserito un generatore di corrente pilotato in tensione I t che rappresenta la corrente di effetto transistore. In questo contesto, i diodi sono regolati dalla legge esponenziale che lega la corrente sche scorre al loro interno con le tensioni applicate: Osservando i versi delle correnti e la legge al nodo, I E = I B + I C , si ottengono le espressioni delle correnti in funzione delle tensioni: Le tre funzioni appena ottenute sono le equazioni del modello di Ebers & Moll.   Nella realtà, solo due di queste sono di interesse: IB e IC. Essendo funzioni in due variabili, si sceglie di trattare, al fine di semplificare i calcoli, una delle due variabili come costante. I B...
Continua a leggere