Effetti reattivi del transistore MOS (28)

-

 Dopo aver analizzato che il diodo è caratterizzato da una capacità anomala interna e che anche il transistore bipolare a giunzione è costituito da una coppia di capacità anomale, è ora plausibile osservare se anche il transistore a effetto di campo MOS contiene delle capacità anomale al proprio interno.

Figura 1: prime capacità interne al MOS.

Il MOS, effettivamente, nasce esso stesso come condensatore, costituito internamente da più cariche: la carica nel metallo, positiva, che è eguagliata alla carica negativa ottenuta come somma di carica di inversione nel canale e carica di svuotamento, generata tra il canale e il substrato. 

La capacità reale che si instaura tra carica positiva e carica negativa è da calcolare come prodotto tra capacità dell'ossido e dimensioni geometriche del canale (W e L).

Si è inoltre constatato che le regioni drogate n, source e drain, e il canale, funzionano come diodi polarizzati inversamente. La giunzione pn porta con sé una capacità anomala parallela legata alla regione svuotata. Essendo la regione svuotata di ampiezza maggiore, poiché polarizzata inversamente, anche la capacità anomala avrà valore maggiore. Sono le capacità che si instaurano tra source e bulk e, ovviamente, tra drain e bulk. Sono mostrate in figura 1.


Le tolleranze di processo, invece, mostrano un effetto poco ortodosso nella creazione del transistor. Avviene, infatti, che durante il drogaggio di atomi donatori per creare le regioni di source e drain, nel substrato, un po' di atomi droganti al di sotto dell'ossido vengano iniettati, creando così una capacità parassita detta capacità di overlap (sovrapposizione delle regioni di gate e source/drain). In figura 2 è mostrato quanto detto.

  • CGS: capacità di overlap tra gate e source, responsabile del tempo di commutazione di un transistore MOS. Il suo impatto maggiore si percepisce nei circuiti con tensioni variabili ad alte frequenze.
  • CGD: capacità di overlap tra gate e drain.

Figura 2: capacità di overlap e tra gate e source.

Anche tra gate e substrato si instaura una capacità, legata alla zona svuotata sottostante al canale.

Il modello circuitale del transistore MOS, comprendente tutte le capacità interne (in rosso), è mostrato in figura 3:

Figura 3: Modello di nMOS con capacità parassite.

Commenti

Posta un commento

Post popolari in questo blog

Conversione analogico - digitale (ADC) e digitale - analogico (DAC) con amplificatori operazionali

-
Immagine
Convertitore Analogico - Digitale (ADC)  La conversione di un segnale da analogico a digitale (figura 1) può essere effettuata con diverse tipologie di architettura, intesa come sistema di interconnessioni tra componenti elettrici. Figura 1: schema ADC. Si supponga di avere un sensore che capti una grandezza fisica e la mandi in uscita come segnale di tensione . L'intervallo di valori di tensione che può assumere è limitato e il massimo valore si definisce fondo-scala . Il numero di bit con cui si vuole rappresentare in digitale un segnale analogico è definita risoluzion e. Conversione con risoluzione 1 bit Il caso più semplice di conversione da analogico a digitale è il convertitore a un bit di risoluzione. Il segnale analogico in ingresso può assumere qualsiasi valore tra zero e il valore di tensione di fondo-scala . Su un grafico tensione-tensione, è una semplice retta. Il margine di riferimento si ottiene dividendo a metà il valore di fondo-scala. Si effettua una quantizzazione...
Continua a leggere

Tempo di propagazione nella logica pass-transistor - legge di Elmore (39)

-
Immagine
 La logica a pass-transistor consente di realizzare porte logiche con un numero ridotto di transistori MOS. Come è stato visto per una catena di porte logiche in CMOS , si analizza ora il tempo necessario che un segnale impiega ad attraversare una catena di pass-transistors (figura 1), con le dovute approssimazioni. Figura 1: catena di pass-transistors.   Per effettuare l'analisi, in ingresso viene mandato un segnale a gradino che all'istante t = 0 passa istantaneamente da 0 a V DD . Dalla definizione di pass-transistor , l'uscita passa dal valore basso al valore alto in un dato intervallo di tempo, come mostrato nei grafici in figura 2. Figura 2: andamento della tensione d'ingresso e di uscita in una catena di pass-transistors. Il segnale alto all'ingresso e ai capi del gate di ogni transistore comporta che tra drain e source scorre una corrente che dipende dalla tensione V DS non linearmente.  Nel calcolo del tempo di propagazione, tuttavia, si farà uso di una ...
Continua a leggere

Modello di Ebers & Moll delle correnti nel BJT - Guadagni di corrente (15)

-
Immagine
 Il flusso delle correnti in un transistore bipolare a giunzione, che si tratti di un npn o pnp, è descritto dal modello di Ebers & Moll. Per il calcolo delle correnti, è necessario il modello a coppia di diodi, come mostrato in figura 1. Figura 1: circuito equivalente per bjt npn. Nel modello è stato inserito un generatore di corrente pilotato in tensione I t che rappresenta la corrente di effetto transistore. In questo contesto, i diodi sono regolati dalla legge esponenziale che lega la corrente sche scorre al loro interno con le tensioni applicate: Osservando i versi delle correnti e la legge al nodo, I E = I B + I C , si ottengono le espressioni delle correnti in funzione delle tensioni: Le tre funzioni appena ottenute sono le equazioni del modello di Ebers & Moll.   Nella realtà, solo due di queste sono di interesse: IB e IC. Essendo funzioni in due variabili, si sceglie di trattare, al fine di semplificare i calcoli, una delle due variabili come costante. I B...
Continua a leggere