Potenza dinamica nelle porte logiche CMOS (34)

-

 La prima porta logica per eccellenza, nella famiglia logica CMOS, é l’invertitore. Tuttavia, ogni porta logica (AND, OR, NAND, NOR) può essere ridotta a un semplice invertitore tramite la combinazione serie-parallelo di nMOS e pMOS. L'importante peculiarità della famiglia CMOS è la totale assenza di consumo di potenza statica, ossia non vi è alcun consumo di potenza in regime stazionario (quando l'uscita è alta o bassa).

Potenza di commutazione

Esiste una potenza che viene consumata in fase di commutazione dell'uscita e non è permanente (statica). Si definisce, per questo, potenza dinamica.

Figura 1: segnale di ingresso di un invertitore CMOS.

Si consideri il classico invertitore CMOS e un segnale in ingresso reale (figura 1): il segnale stesso commuta dal valore basso al valore alto in un tempo non nullo, definito tempo di salita. Allo stesso modo, il segnale può commutare dal valore alto al valore basso in un tempo altrettanto non nullo, detto tempo di discesa. 

I due transistori sono caratterizzati dalla stessa tensione di soglia e dallo stesso coefficiente beta. Si verificano le seguenti condizioni:


Nel calcolo della potenza, essendo le correnti di drain identiche in entrambi i transistori, è più comodo osservare in quale intervallo uno dei due sia in saturazione. La potenza media viene calcolata sulla base del periodo 


Il segnale in ingresso, di cui interessa solo il tratto in salita, essendo quello in discesa identico, può essere modellizzato matematicamente nel seguente modo:
  • I tratti per i quali la corrente è nulla danno come risultato una potenza media pari a zero. Non ha senso calcolare l'integrale:

  • Il primo tratto di potenza non nulla è quello per il quale Mn è in saturazione. Dopo averlo ottenuto gli istanti in funzione del tempo di salita, dalla funzione Vi(t), I calcoli portano a questo risultato:

Calcolare la potenza negli altri tratti per i quali uno dei due transistori è in saturazione è relativamente semplice: il tratto per cui il transistore Mp è in saturazione, ad esempio, ha la stessa durata temporale del tratto appena calcolato, e la tensione varia della stessa ampiezza. Dunque la potenza per questo secondo tratto avrà la stessa espressione.

Idem per i tratti sulla retta in discesa, da t4 a t6. Gli integrali saranno identici, quindi è corretto dire che la potenza totale è quattro volte la potenza calcolata nel tratto in cui Mn è in saturazione:

la grandezza ricavata dipende dal tempo di salita, dal periodo e dall'alimentazione. Ridurre questo fattore di potenza significa cercare di ridurre il tempo di salita del segnale oppure aumentarne il periodo, nel limite delle caratteristiche di utilizzo del circuito.


Potenza di carico

Un altro fattore di potenza dinamica nei circuiti CMOS è legato alla carica e scarica della capacità di carico posta sul terminale di uscita. Venga applicato sull’ingresso un segnale periodico a onda quadra con periodo T, duty-cycle del 50% e oscillante tra il valore basso (0) e il valore alto (VDD). Il grafico delle tensioni in ingresso e uscita è mostrato in figura 2.
Figura 2: Andamento temporale di ingresso e uscita.

La potenza dissipata su un transistore MOS è data dal prodotto tra corrente di drain e tensione tra drain e source.
Nel caso in esame, si verifica che:

quando l'ingresso è basso, la capacità di carico si carica tramite la corrente di pull-up (pMOS), mentre non appena l'ingresso va alto, la capacità si scarica tramite la corrente di pull-down (nMOS).
  • La potenza dissipata sul transistore di pull-down nMOS è positiva nel momento in cui esso è acceso, nell'intervallo tra T/2 e T. La corrente è pari all'opposto della corrente sul condensatore:

  • La potenza sul transistore pMOS, invece, è positiva solo nell'intervallo in cui esso è acceso, ossia tra 0 e T/2. La corrente è uguale alla corrente sul condensatore:

La potenza media dissipata totale è la somma di queste due componenti. La terza componente sarebbe legata alla potenza dissipata sul condensatore. Essendo che la capacità si carica e scarica in continuazione, durante il periodo (figura 3), la potenza media sul condensatore è NULLA. Non dipende dal duty-cycle, ma dal periodo del segnale in ingresso.
Figura 3: cicli di carica e scarica del condensatore.



La potenza associata al carico è dimensionalmente maggiore rispetto alla potenza associata alla commutazione. Dimensionare il periodo, nel limite delle necessità pratiche del circuito, aiuta a ridurre tutta la potenza dinamica.

Commenti

Posta un commento

Post popolari in questo blog

Conversione analogico - digitale (ADC) e digitale - analogico (DAC) con amplificatori operazionali

-
Immagine
Convertitore Analogico - Digitale (ADC)  La conversione di un segnale da analogico a digitale (figura 1) può essere effettuata con diverse tipologie di architettura, intesa come sistema di interconnessioni tra componenti elettrici. Figura 1: schema ADC. Si supponga di avere un sensore che capti una grandezza fisica e la mandi in uscita come segnale di tensione . L'intervallo di valori di tensione che può assumere è limitato e il massimo valore si definisce fondo-scala . Il numero di bit con cui si vuole rappresentare in digitale un segnale analogico è definita risoluzion e. Conversione con risoluzione 1 bit Il caso più semplice di conversione da analogico a digitale è il convertitore a un bit di risoluzione. Il segnale analogico in ingresso può assumere qualsiasi valore tra zero e il valore di tensione di fondo-scala . Su un grafico tensione-tensione, è una semplice retta. Il margine di riferimento si ottiene dividendo a metà il valore di fondo-scala. Si effettua una quantizzazione...
Continua a leggere

Tempo di propagazione nella logica pass-transistor - legge di Elmore (39)

-
Immagine
 La logica a pass-transistor consente di realizzare porte logiche con un numero ridotto di transistori MOS. Come è stato visto per una catena di porte logiche in CMOS , si analizza ora il tempo necessario che un segnale impiega ad attraversare una catena di pass-transistors (figura 1), con le dovute approssimazioni. Figura 1: catena di pass-transistors.   Per effettuare l'analisi, in ingresso viene mandato un segnale a gradino che all'istante t = 0 passa istantaneamente da 0 a V DD . Dalla definizione di pass-transistor , l'uscita passa dal valore basso al valore alto in un dato intervallo di tempo, come mostrato nei grafici in figura 2. Figura 2: andamento della tensione d'ingresso e di uscita in una catena di pass-transistors. Il segnale alto all'ingresso e ai capi del gate di ogni transistore comporta che tra drain e source scorre una corrente che dipende dalla tensione V DS non linearmente.  Nel calcolo del tempo di propagazione, tuttavia, si farà uso di una ...
Continua a leggere

Modello di Ebers & Moll delle correnti nel BJT - Guadagni di corrente (15)

-
Immagine
 Il flusso delle correnti in un transistore bipolare a giunzione, che si tratti di un npn o pnp, è descritto dal modello di Ebers & Moll. Per il calcolo delle correnti, è necessario il modello a coppia di diodi, come mostrato in figura 1. Figura 1: circuito equivalente per bjt npn. Nel modello è stato inserito un generatore di corrente pilotato in tensione I t che rappresenta la corrente di effetto transistore. In questo contesto, i diodi sono regolati dalla legge esponenziale che lega la corrente sche scorre al loro interno con le tensioni applicate: Osservando i versi delle correnti e la legge al nodo, I E = I B + I C , si ottengono le espressioni delle correnti in funzione delle tensioni: Le tre funzioni appena ottenute sono le equazioni del modello di Ebers & Moll.   Nella realtà, solo due di queste sono di interesse: IB e IC. Essendo funzioni in due variabili, si sceglie di trattare, al fine di semplificare i calcoli, una delle due variabili come costante. I B...
Continua a leggere